19日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

昭63-77275

@Int_Cl_4		識別記号	庁内整理番号		 公開	昭和63年(1988) 4月7日
H 04 N H 03 J	5/44 3/00		K-6957-5C 6913-5K			
H 04 B	1/10	•	G-6913-5K			١
	1/18 1/26		C-7251-5K K-7251-5K	審査請求	未請求	発明の数 1 (全4頁)

毎発明の名称 チ

チユーナ入力段フィルタ同調装置

②特 頤 昭61-223151

②出 関 昭61(1986)9月19日

②発 明 者 Ш \blacksquare 大阪府門真市大字門真1006番地 松下電器産業株式会社内 ⑦発 眀 者 8 井 大阪府門真市大字門真1006番地 松下電器產業株式会社内 ß 砂発 明 彦 大阪府門真市大字門真1006番地 松下電器產業株式会社内 ①出 願 松下電器産業株式会社 大阪府門真市大字門真1006番地 人 ②代 理 弁理士 中尾 敏男 外1名

99 200 1

1、発明の名称

チューナ入力段フィルタ同調装置

2、特許額求の範囲

(1) チューナの入力段フィルタの同調業子である 可変容量ダイオードに同調電圧を供給し、かつ 類1のデジタル情報で制御される第1の D / ▲ 変換回路と、第2のデジタル情報で制御される 第2のD/A変換回路を通して得られるアナロ グ間圧とエアAGG健圧をそれぞれの入力とす る比較器とを備え、チャンネルを選問し、局部 発掘周放数が安定したのちに、第2のD/A変 換回路を第2のデジタル情報で制御して上記比 数器の出力を取り込むととによって発電界を検 出し、入力進界に対応し、第2のデジタル情報 **に応じた補正値を第1のデジタル情報に加える** ととによって、入力问調促圧をクロマキャリア に対して映像キャリアが下がるように構成した ことを特徴とするチューナ入力段フィルタ同詞 接进。

- (2) 第1.前2のデジタル情報の制師、比較高出力の検出、かよびデジタル情報の演算をマイクロコンピュータで行なうように構成したことを特徴とする特許請求の範囲第1項記載のチューナ入力段フィルタ同調模量。
- 3、発明の詳細な説明

産業上の利用分野

本発明は、アップーコンパート方式チューナの 入力及フィルタの同調安置に関するものである。 従来の技術

一般に、既存のCATYコンパータは、局部発掘 関政数が受信 周波数より高いファブーコンパート方式と、既存のテレビ受像機に接続するために 特定チャンネルに変換するダウンーコンパート 式とを機械接続したアップ・ダウンコンパート (UP/DOWN CONY)方式の受信方式が用いられており、近年、CATYのチャンネル数の増加につれて、第1IP(fifi)が高くとられるようになり、同興 素子に可変容量ダイオードを使った 電子チェーナでは、第1局部発展機と入力段同間

特開昭63-77275(2)

フィルタの両者に共通の問調電圧を加えると、両者の可変延囲の関放数の変化比が異なるために、第1局部発援周波数を優先して同調させると入力同調周波数のトラッキング設整が大きくなるので、入力度フィルタとして非同調のBPPを用いるととが多い。ところで一方、入力度フィルタを非同調にすると、 ル変調、相互変調等の妨害特性が弱いので、 入力段フィルタの同調を行なう手段としいので、 入力段フィルタの同調を行なう手段としいので、 エ1局部発援器の同調電圧と独立の入力段同調電圧メモリー機能を備えた選易装置が提案されている。

第3図は、入力段フィルタの同期方式の選励装置のプロック図を示すものである。以下、図面を 参照しながら従来のアップ・ダウンコンパート方 式の選局装置について説明する。

第3図において、2はアップーコンパート部、3はダウンーコンパート部であり、ダウンーコンパート部であり、ダウンーコンパート部3は前者のアップーコンパート部2の出力と接続されている。アンテナ入力端子4で受信された信号から、入力段同調フィルタ5で同調し

れる。

ところで、RP回調周放数($\int_{\bf d}$)は次のような 乎頭で得られる。チャンネル選局指令がマイクロ コンピュータ17に入ると、マイクロコンピュー メ17は予じめ任意のチャンネルデータとその入 力段回標证圧情報を記憶しているデジタルメギー ー1 3 から取り出し、各チャンネルに対し、次算補 正をする。その領質は補正は次のように行なって調 正を(B_{TLO})、この時の入力段同調フィルタの同調 電圧を(B_{TRP})とし、折しく週間したRP信号 (\int_{RP})を受信時において、その研究同間 電圧(B_{TLO})とした時、入力段同期フィルタの同調 電圧(B_{TLO})とした時、入力段同期フィルタの同調 電圧(B_{TRP})を

$$B_{TRF}' = B_{TRF} + (1 + \frac{f_{if_1}}{f_{RF}}) (B_{TLO}' - B_{TLO})$$

但し、J_{if}, 流11p とする。

以上のようにマイクロコンピュータ1 7で各チャンネルに対し演算補正をした入力度同時補正療

 $\int_{L01} = \int_{1f_1} + \int_{d}$ となるよう同調電圧が加えられ、その出力が知り ミキサアの局発信号端子に入る。第1ミキサアで 変換された第1 I \mathbb{F} (\int_{1f_1}) は、第1 I \mathbb{F} アンプ 1 O で 収幅された後、第2ミキサ11 の入力信号 端子へ入る。第2 同部発振器 1 2 は、第2 I \mathbb{F} を (\int_{1f_2}) としたとき、第2 局部発振周波数 (\int_{L02}) が

 $\int_{LO_2=\int_1 \int_1-\int_1 \int_2} (又は \int_{LO_2=\int_1 \int_1+\int_1 \int_2})$ で発版する固定周波数発振器であり、その出力は 第2ミギザ11の局発信号端子へ入る。第2ミギザ11で変換された第2 I F 信号 ($\int_1 \int_2$) は第2 I F アンブ13で増幅され、端子14より出力さ

報は、D/A変換回路18でアナログ電圧に変換され、入力段フィルタ同期電圧制御海子19から抵抗器20を介して、入力段同調フィルタ5の可変容量ダイオードに加えられ、希望入力同期周度数(fa)に同期するよう構成されている。

発明が解決しようとする問題点

ところが、弱電界入力に対しては、 S / N が感く画像が見ずらいということがあり、従来は回路 基板のパターン等の工夫により弱電界時に映像キ + リアを下げるというようなことがなされている が、発振の危険性があり、不安定なものであった。 本発明は、このような従来の問題点を解決する もので、弱電界時の S / N の劣化を防止すること を目的とする。

問題点を解決するための手段

本発明のチューナ入力及フィルタ同類装置は、 可変移量ダイオードに同類電圧を供給し、かつ第 1のデジタル情報で制御される第1のD/A交換 回路とIPAGC電圧と、第2のデジタル情報で 制御される第2のD/A交換回路を通して得られ

特別昭63-77275(3)

る任意の基準似圧とを比較する比較器とを設け、 チャンネルを適局し、局部発振周被数が安定した のちに、第2のD/ A 変換回路を第2のデジタル 情報で制御して比較器の出力を取り込むことによって弱電界を検出し、入力電界に対応し、集2の デジタル情報に応じた補正値を第1のデジタル情報に加えることによって、入力同調電圧をクロマ キャリアに対して映像キャリアが下がるように存 成されている。

作用

本発明の入力段フィルタ同調装置は、IPAGC 電圧を検出することによって入力電界を判別し、 弱電界時に予じめ所定の電界強度で設定された入 力同調電圧のデジタル情報を、同調周波数が低く なるように補正することにより、弱電界時の8/N を改善するものである。

爽施例

以下、本発明の一実施例のチェーナ入力及フィルタ阿調袋費を図面を参照して説明する。尚、第1図にかいて、第3図に示す従来の構成と同一部

タ同調を遊にないて、チャンネル選局時代、
IPAGC電圧を比較器34に取り込み、マイクロコンピュータ17でD/A 変換回路38を制御する。そうして比較疑出力が変化する時のD/A 変換回路に与えるデジタル情報に対応した補正値を、マイクロコンピュータ17は、デジタルメモリー16だ予じめ所定の電界強圧でメモリーしている選局されたチャンネルの入力同調電圧情報に加え、補正する。

これにより、領電界入力に対しても、入力同調 函数の同調点を低く制御することによって、S/N を改容することができる。

発明の効果

以上のように本発明のチューナ入力段フィルタ 同調報値は、勞電界入力に対して、入力同期回路 の所謂点を低く割削することにより8/ドを改善 する効果をもたらすものである。

4、図面の間単な説明

第1回は本発明の一実施例におけるチューナ入 力致フィルタ同期接近のブロック凶、第2回は阿 には同一番号を付している。

第1図において、第2Iをは国内の場合で、映像キャリアを58.75 MHIに遊んであり、ダクンーコンパート出力端子14をVIを回路31へ入力するように接続し、映像検放する。映像検放された出力はRFAGC回路32、IFAGC回路32、IFAGC回路33へ加えられ、その検放出力の大きさによって第2図のようにIFAGC電圧、RFAGCは上が変化する。第2図の場合IFAGC。RFAGCともリパースAGCの例を示すものである。RFAGC延圧はチューナの端子15を介してRFアンブをへ加えられている。そして、IFACC回路33と比較器34とはIFAGC電圧が比較器34の一端子に印加されるように接続され、も


以上のように構成されたチューナ入力段フィル

装置の A G C 特性図、第3図は従来の装置のプロック図である。

17……マイクロコンピュータ、18,35… …D/A変換同路、34……比較器。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

转開昭63-77275 (4)



31

